IT之家 1 月 8 日新闻，Marvell（IT之家注：圆满电子）美国加州外地时光 6 日发布面向下一代定制 XPU 计划推出 CPO 共封装光学架构。采取 CPO 计划的 AI 减速器可将互联范围从现在单机架内的数十个扩大至多个机架上的数百个 XPU。Marvell 的定制 AI 减速器架构应用高速 SerDes、D2D 接口跟进步封装架构，将 XPU 盘算模块、HBM 内存跟别的小芯片与其 3D 硅光子学引擎联合在统一基板上，实现了传统铜线衔接百倍的 XPU 间最年夜互联间隔，并存在更快的数据传输速度。Marvell 的 CPO 技巧将光学元件直接集成到单个封装中，从而最年夜限制地增加了电气门路长度，进而明显下降了旌旗灯号丧失、加强了高速旌旗灯号完全性、并最年夜限制地增加了耽误。别的这一计划还下降了数据链路受 EMI 烦扰的影响、收缩了 BOM 清单、晋升了能效表示。Marvell 现有的 6.4Tb/s 3D 硅光子学引擎集成了数百个组件，可供给 32 条 200Gb/s 电气跟光学 I/O，能在单个器件内 2 倍的带宽跟 I/O 密度，相较 100Gb/s 接口同类装备每比特功耗下降 30%。Marvell 高等副总裁收集交流营业部总司理 Nick Kucharewski 表现：AI 效劳器的纵向扩大须要更高的旌旗灯号速率跟更远的衔接间隔，以支撑史无前例的 XPU 集群范围。对应用更高的互连带宽跟更长的传输间隔来扩大机能（的开展门路）来说，将 CPO 器件集成到定制 XPU 中是符合道理的下一步。
